FPGA多速率信號處理(二)
發(fā)布人: 發(fā)布時間:2021-06-14
總結(jié)起來,多速率信號處理,其目的在于改變原有數(shù)字信號的頻率,通過抽取實現(xiàn)降低采樣速率,通過內(nèi)插來實現(xiàn)提高采樣速率,但抽取或內(nèi)插的前提是,需要保證有用信號頻帶內(nèi)沒有頻譜混疊,繼而需要各種新式的濾波器來實現(xiàn)。
多速率信號處理的核心:抽取、內(nèi)插、低通濾波。實質(zhì)上不難看出,設(shè)計的難點(diǎn)在于濾波器。多速率濾波器實質(zhì)上是具有線性相位的FIR濾波器,通常濾波器需要工作在很高的速率上,因而需要考慮如何減少運(yùn)算量和運(yùn)算復(fù)雜度。
常用的多速率濾波器主要有:多速率FIR濾波器、積分梳狀(CIC)濾波器和半帶濾波器。
多速率FIR濾波器由于信號速率高,需要工作在很高的頻率上,大量的乘法器參與運(yùn)算會導(dǎo)致資源消耗多、功耗大等問題,這對于FPGA片內(nèi)有限的資源來說,實際操作不太可取,因此實際使用較少。CIC濾波器和半帶濾波器結(jié)構(gòu)簡單,實現(xiàn)方便,性能良好,在軟件無線電中得到廣泛使用。
特別是在DDC和DUC中,將不同的濾波器進(jìn)行組合實現(xiàn)需求。例如,在接收機(jī)中,采用CIC濾波器作為第一級濾波器,完成抽取和低通濾波;在第二級采用FIR實現(xiàn)的半帶濾波器,此時的工作頻率較低,濾波器參數(shù)得到優(yōu)化,可以用較低的階數(shù)實現(xiàn),節(jié)省資源和降低功耗。
對于無線通信,收、發(fā)兩端都存在多速率處理,這里我們將發(fā)射機(jī)的多速率處理叫做多速率發(fā)送處理器,相應(yīng)地,在接收端,叫做多速率接收處理器。
需要注意的是,如果我們只做基帶信號處理,可能你是不會去接觸如何設(shè)計濾波器,完成DDC或者DUC。同樣,在基帶處理中,因分工問題,你可能無法一個人完成整個鏈路的設(shè)計,但對于處于邊工作邊學(xué)習(xí)階段的我們,誰甘愿一直做一個模塊,到時候只會一個功能部件設(shè)計,其余的不會,這會對職業(yè)生涯發(fā)展構(gòu)成威脅。
回到對多速率發(fā)送和接收處理器的討論中,看看其一般設(shè)計過程。